設計資料が無くても現行品のリバース解析から対応いたします！
EOL対応だけではもったいない！ FPGAに周辺回路も取り込んで、大幅なコストダウンを実現します。 CPLD複数個を1個のFPGAに集約することで、その他にも 消費電力の低減などのメリットが得られます。 また、設計資料が無くても現行品のリバース解析から対応可能。 お気軽にお問い合わせください。 【特長】 ■個別のデバイスで構成されていた基板の部品点数を 大幅に削減してコストダウンを実現 ■開発委託費がかかっても生産台数によって全体でコストダウンが可能 ■消費電力を低減 ■将来のEOL対策も安心 ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
この製品へのお問い合わせ
カタログ（4）
カタログをまとめてダウンロード
企業情報
開発・設計会社として、半導体周辺回路と応用製品の開発・設計・評価 シミュレーション技術により、お客様の開発設計を促進しています。